O

openDACS

暂无简介

1 关注者
公告
暂无公告
精选项目
oCASscan
8

由中科鉴芯（CASTest）和中国科学院计算技术研究所联合开发的一款扫描设计工具，支持全扫描替换和扫描缝合。

C++
8
1
RTL2GDS
1

A tool to compile your RTL files into GDSII layouts.

Verilog
1
0
iFlow
1

A chip design flow with open-source EDA tools, PDKs

Verilog
1
0
iEDA
1

An open-source EDA infracstructure and tools from Netlist to GDS for ASIC design.

C++
1
0

项目展示

查看全部项目 >
  • RTL2GDS
    A tool to compile your RTL files into GDSII layouts.
    Verilog
    1
    0
    0
    0
    更新于 2 天前
    Star
  • DeepBurning-MixQ
    项目面向低位宽混合精度深度学习模型的FPGA硬件加速器软硬件协同优化，在硬件方面，我们主要探索了各种低位宽卷积算子的packing方法，使得每个FPGA的DSP单元可以容纳尽可能多的低位宽操作，从而提高DSP的利用率。在模型方面，我们主要利用微分NAS技术，对于给定的模型进行混合精度量化，同时兼顾量化位宽在硬件上的实现效率，从而在给定的资源约束下，将目标卷积深度学习模型高效率的部署到FPGA上。
    Python
    1
    0
    0
    0
    NOASSERTION
    更新于 2025年11月18日
    Star
  • oCASatpg
    由中科鉴芯（CASTest）和中国科学院计算技术研究所联合开发的一款ATPG工具，支持全扫描电路、固定型故障的自动测试生成。
    Vyper
    2
    0
    0
    0
    NOASSERTION
    更新于 2025年11月18日
    Star
  • LogicFactory
    暂无简介
    C++
    1
    0
    0
    0
    更新于 23 小时前
    Star
  • ecc-sizer
    暂无简介
    C++
    0
    0
    0
    0
    Apache-2.0
    更新于 2 天前
    Star
  • ecc-dreamplace
    ECC-branded DREAMPlace Placement Engine.
    C++
    0
    0
    0
    0
    Apache-2.0
    更新于 2 天前
    Star
  • iEDA
    An open-source EDA infracstructure and tools from Netlist to GDS for ASIC design.
    C++
    1
    0
    0
    0
    NOASSERTION
    更新于 1 天前
    Star
  • ecc
    A Chip Design Automation Solution with Open Source EDA Tools.
    Python
    0
    0
    0
    0
    Apache-2.0
    更新于 2 天前
    Star
  • ecc-fe
    A chip front-end design solution with open source tools.
    Python
    0
    0
    0
    0
    Apache-2.0
    更新于 2 天前
    Star
  • ecos-studio
    An RTL-to-Chip Silicon Design Solution.
    TypeScript
    0
    0
    0
    0
    Apache-2.0
    更新于 2 天前
    Star
查看全部项目 >
公告
暂无公告
成就
19
Star
1
Fork
387
Download
29
项目
0
Issue
0
PR
常用语言
C++
Tcl
CMake
SWIG