En este trabajo presentamos un procedimiento de síntesis lógica de módulos multiplicadores en bloques (Carry Hold Block Multiplier, CHBM). El generador de módulos multiplicadores produce una descripción en VHDL del multiplicador que puede ser sintetizada mediante el software de diseño Compass y generar el correspondiente "layout".
© 2001-2025 Fundación Dialnet · Todos los derechos reservados