Generación automática de módulos multiplicadores en síntesis lógica

• Autores: A. Cosgaya, María de Mar Martínez Solórzano, Salvador Bracho del Pino
• Localización: VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993, 1993, págs. 507-508
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo presentamos un procedimiento de síntesis lógica de módulos multiplicadores en bloques (Carry Hold Block Multiplier, CHBM). El generador de módulos multiplicadores produce una descripción en VHDL del multiplicador que puede ser sintetizada mediante el software de diseño Compass y generar el correspondiente "layout".