Multiplicador de Booth con autotest concurrente

• Autores: Salvador Manich, C. Ruiz, Joan Figueras Pamies
• Localización: VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 265-272
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo presentamos un multiplicador de Booth con autotest concurrente. Dicho multiplicador trabaja con números binarios complemento a 2. Utiliza el algoritmo de Booth modificado al que se ha añadido un sistema de test concurrente basado en los bits de control y predicción de paridad.

    El diseño del circuito ha sido elaborado de forma que sea fácilmente redimensionable siendo realizado a nivel full-custom en tecnología Cmos de 1.5 µ.

    Sobre dicho circuito se ha realizado un estudio de tiempos bajo condiciones de 5 voltios de alimentación y 27º C de temperatura. También se ha analizado la cobertura de fallos tanto a nivel teórico como experimental, para fallos de tipo Stuck 0,1.

    Los resultados obtenidos han sido de unos tiempos inferiores a 70ns para un multiplicador de 8x8 bits, tanto para la salida de test como del resultado. El alcance en la detección de fallos es del 98% con una área extra no superior al 18%. Dado que los fallos no detectados no causan error en el resultado, el circuito propuesto puede clasificarse dentro de la categoría de ls "seguros frente a fallos" (fault-secure).