https://riscuinho.github.io/**RISC**uinho - A scratch in the possibilities in the universe of microcontrollers 2021-12-17T19:36:26-03:00 Carlos Delfino https://riscuinho.github.io/ Jekyll © 2021 Carlos Delfino /assets/img/favicons/favicon.ico /assets/img/favicons/favicon-96x96.png 2021-08-11T18:40:00-03:00 2021-08-11T18:40:00-03:00 https://riscuinho.github.io/posts/ABI_Inteiros_Longos_Pointers/ Carlos Delfino

ILP é um termo que se refere a como o compilador trata os números Inteiros, Longos e os Ponteiros, qual seu comprimento e como são armazenados e manipulados internamente quando manipulados pelo Assembly, são arquiteturas ABI (Application Binary Interface), veremos aqui também que pontos flutuantes também são tratados neste ABI quando a são pós-sufixados com f ou d. Conforme o Guia Prático RISC...

2021-08-08T18:40:00-03:00 2021-08-08T18:40:00-03:00 https://riscuinho.github.io/posts/atributos/ Carlos Delfino

Os atributos foram adicionados no Verilog 2001 para definir propriedades especiais de algum objeto ou declaração para uso em simuladores e sintetizadores. Porém o Verilog 2001 não especifica quais atributos devem ser declarados, isso é definido pela ferramenta ou outros padrões. Podem ser usados como prefixo de alguma declaração, itens do módulo, conexões de porta. E como sufixo para um operad...

2021-07-08T08:40:00-03:00 2021-07-08T08:40:00-03:00 https://riscuinho.github.io/posts/Programming_Language_interface/ Carlos Delfino

programming Lanaguage Interface (PLI) é um mecanismo qe fornece uma interface de programa com a aplicação (Application Program Interface - API) para o Verilog. Em essência ele é um mecanismo para invocar funções escritas em linguagem C a partir do código escrito em Verilog. A construção que invoca a rotina PLI no código Verilog é normalmente chamado de uma “system call” (Chamada de Sistema), se...

2021-07-07T18:40:00-03:00 2021-07-07T23:11:08-03:00 https://riscuinho.github.io/posts/Diferencas_entre_BigEndian_Little_Endian_e_Bit_Endianness/ Carlos Delfino

Para o iniciante este conceito pode parecer bastante confuso, e até inútil, mas para quem deseja trabalhar com microcontroladores, processadores e principalmente redes a nível de protocolos é fundamental seu entendimento. Big Endian ou Little Endian, qual o impacto na transmissão de dados de um sistema para outro, entre o módulo e o microcontrolador? Artigo originalmente publicado no site de...

2021-07-03T18:14:00-03:00 2021-07-03T18:14:00-03:00 https://riscuinho.github.io/posts/ziscr_-_control_and_status_register/ Carlos Delfino

O RISC-V define um endereço separado de 4096 registradores de Status e Controle, associados com cada hart. CSRs são primáriamente utilizads pela arquitetura privilegiada, há vários usos no código não privilegiado incluindo para contadores e timers, e para status de ponto-flutuante. Os contadores e timers não são considerados obrigatórios no ISA base, e para instruções CSR necessárias para ace...