아이워프

iWarp는 인텔과 카네기멜론 대학이 공동 프로젝트로 개발한 실험용 병렬 슈퍼컴퓨터 아키텍처였다. 이 프로젝트는 1988년 CMU의 이전 WARP 연구 프로젝트의 후속 작업으로 메모리 및 통신 링크가 완비된 단일 마이크로프로세서에 전체 병렬 컴퓨팅 "노드"를 구축하기 위해 시작되었다. 이 점에서 iWarp는 INMOS 트랜스퍼터 및 nCUBE와 매우 유사하다.^[1]

인텔은 1989년에 iWarp를 발표했다. 최초의 iWarp 프로토타입은 1990년 여름 카네기 멜론에게 전달되었고, 가을에는 최초의 64셀 생산 시스템을 제공받았으며, 1991년에 그 뒤를 이어 2대를 더 받았다. 1992년 여름 인텔 슈퍼컴퓨팅 시스템 부서가 생기면서 iWarp는 iPSC 제품군으로 통합되었다. 인텔은 iWarp를 제품으로 유지하면서도 적극적인 마케팅을 중단했다.^[2]

각 iWarp CPU에는 20MHz에서 실행되는 64비트 FPU가 포함된 32비트 ALU가 포함되었다. 순전히 스칼라(stalar)로 사이클당 1개의 지령을 완료했기 때문에 성능은 단일 정밀도는 20 MIPS 또는 20 메가플롭스, 더블은 10 MFLOPS였다.^[3][4] 통신은 4개의 직렬 채널을 40MB/s로 구동하는 CPU의 별도 장치에 의해 처리되었으며, 최대 20개의 가상 채널을 허용하는 하드웨어에 네트워킹 지원을 포함시켰다(INMOS T9000에 추가된 시스템과 유사함).

iWarp 프로세서는 메모리와 함께 보드에 결합되었지만 인텔은 다른 시스템과 달리 iWarp에서 사용하기 위해 더 빠르지만 더 비싼 정적 램을 선택했다. IASB와 FASB는 일반적으로 4개의 CPU와 512 kB ~ 4 MB의 SRAM을 포함하였다.

iWarp의 또 다른 차이점은 이 시스템이 보다 일반적인 하이퍼큐브 대신 n-by-m-torus로 서로 연결되어 있다는 것이다. 일반적인 시스템에는 1.2기가플롭스 피크를 제공할 수 있는 8×8 토루스로 연결된 64개의 CPU가 포함되어 있었다.

조지 콕스는 iWarp 프로젝트의 수석 설계자였다. Steven McGeady(Intel 부사장 겸 마이크로소프트 독점 금지 사건의 증인)는 어레이가 완성되기 전에 소프트웨어가 어레이에 쓰일 수 있도록 하는 혁신적인 개발 환경을 썼다. 어레이의 각 노드는 iWarp의 고유한 노드 간 통신 프로토콜을 소켓에서 시뮬레이션한 것과 함께 LAN 상의 다른 Sun 워크스테이션으로 표현되었다. 멀티노드 어레이를 시뮬레이션할 수 없고 매우 느리게 작동하는 칩 레벨 시뮬레이터와는 달리, 이 환경은 어레이 소프트웨어의 심층적인 개발을 시작할 수 있게 했다.

iWarp용 생산 컴파일러는 UNIX용 AT&T pcc 컴파일러를 기반으로 한 C와 Fortran 컴파일러로, 캐나다 회사 HCR Corporation이 인텔과 계약한 후 인텔에 의해 광범위하게 수정 및 확장되었다.^[5][6]

참고 항목

• 수축기 배열

메모들

외부 링크

• CMU의 iWarp 프로젝트