레온

LEON
이 기사는 마이크로프로세서 제품군에 관한 것이다.기타 용도는 Leon(동음이의)을 참조하십시오.
레온
일반 정보
개시.1997년; 25년 전(1997년)
마케팅 담당자에어버스 디펜스 앤드 스페이스
설계자Sun Microsystems (Oracle Corporation에 인수)
(명령어 세트, 오리지널[clarification needed] 디자인)
유럽우주국(ESA)
가이슬러 리서치
(예: 디자인[clarification needed] 파생상품)
공통 제조원
성능
최대 CPU 클럭 속도150MHz[1]~1500MHz[2]
아키텍처 및 분류
명령 집합SPARC V8
물리 사양
코어
  • 1
역사
전임자ERC32

LEON(스페인어:leon)은 Sun Microsystems가 개발한SPARC V8 명령 세트 아키텍처(ISA)를 구현하는 내방사선성 32비트 중앙처리장치(CPU) 마이크로프로세서 코어입니다.원래는 유럽우주국(ESA)의 일부인 유럽우주연구기술센터(ESEC)에 의해 설계되었으며 Gaisler Research(Sun은 프로세서 설계에 관여하지 않았습니다)에서 짧은 수명을 보낸 후 설계되었습니다.합성 가능한 VHSIC Hardware Description Language(VHDL; 하드웨어 기술 언어)로 설명되어 있습니다.LEON은 듀얼 라이센스 모델을 갖추고 있습니다.라이센스 비용 없이 사용할 수 있는 GNU Lesser General Public License(LGPL) 및 GNU General Public License(GPL) 프리 오픈 소스 소프트웨어(FOSS) 라이선스 또는 독점 [3][4]제품과의 통합을 위해 구입할 수 있는 독점 라이센스입니다.코어는 VHDL 제네릭을 통해 구성 가능하며 연구 및 [5]상용 환경에서 모두 SOC(칩 기반 시스템) 설계에 사용됩니다.

역사

LEON 프로젝트는 1997년 말 유럽우주국(ESA)이 유럽 우주 프로젝트에 [6]사용될 고성능 프로세서를 연구하고 개발하기 위해 시작했다.이 프로젝트의 목적은 퍼포먼스, 소프트웨어 호환성 및 낮은 시스템 비용에 대한 미래 요건을 충족할 수 있는 개방적이고 휴대성이 뛰어난 비독점적인 프로세서 설계를 제공하는 것이었습니다.또 다른 목표는 단일 이벤트 업라이트(SEU) 내성 민감 반도체 공정에서 제조할 수 있는 것이었습니다.SEU가 존재하는 상황에서 올바른 작동을 유지하기 위해서는 광범위한 오류 감지 및 오류 처리 기능이 필요했다.그 목적은 소프트웨어 개입 없이 모든 레지스터에서1개의 오류를 검출하여 허용하고 조합 로직의 Single Event Transient(SET; 싱글이벤트 과도) 오류에 의한 영향을 억제하는 것입니다.

LEON 패밀리에는 폴트 톨러런스 개념을 증명하기 위해 0.25μm 테크놀로지로 개발된 LEONxpress 테스트칩에 사용된 최초의 LEON1 VHSIC Hardware Description Language(VHDL) 설계가 포함되어 있습니다.두 번째 LEON2 VHDL 설계는 Atmel(F) 및 다양한 시스템 온칩 디바이스의 프로세서 디바이스 AT697에서 사용되었습니다.이 두 가지 LEON 구현은 ESA에 의해 개발되었습니다.Gaisler Research는 현재 Cobham(Aeroflex Gaisler 이전)의 일부로서 제3세대 LEON3 설계를 개발하여 제4세대 LEON4 프로세서 [7]출시를 발표했습니다.

LEON 프로세서 모델 및 디스트리뷰션

LEON 프로세서는 Field-Programmable Gate Array(FPGA; 필드 프로그래머블 게이트 어레이) 등의 프로그래머블 로직으로 실장하거나 Application-Specific Integrated Circuit(ASIC; 애플리케이션 고유 집적회로)로 제조할 수 있다.이 섹션과 이후의 서브섹션에서는 소프트 IP 코어로서의 LEON 프로세서에 초점을 맞추고 각 프로세서버전의 주요 기능과 프로세서가 패키징되어 있는 인프라스트럭처(LEON 디스트리뷰션)를 정리합니다.

LEON 시리즈의 모든 프로세서는 SPARC V8 Reduced Instruction Set Computer(RISC) ISA를 사용합니다.LEON2(-FT)는 5단계 파이프라인이 있으며 이후 버전은 7단계 파이프라인이 있습니다.LEON2 및 LEON2-FT는 그래픽 구성 도구를 사용하여 변경할 수 있는 시스템 온칩 설계로 배포됩니다.LEON2(-FT) 설계는 확장되어 다른 설계에서 재사용될 수 있지만, 그 구조는 설계의 일부를 빌딩 블록으로 재사용하는 것을 강조하지 않으며 설계자가 설계에 새로운 IP 코어를 쉽게 통합할 수 있도록 한다.

표준 LEON2(-FT) 디스트리뷰션에는 다음의 서포트 [8]코어가 포함됩니다.

LEON3, LEON3FT 및 LEON4 코어는 일반적으로 GRLIB IP 라이브러리와 함께 사용됩니다.LEON2 분포에는 여러 타깃테크놀로지에 사용할 수 있는1개의 설계가 포함되어 있지만 GRIB에는 FPGA 개발 보드 및 REON2 분포와 유사한 그래픽 구성 도구를 사용하여 변경할 수 있는 ASIC 타깃용 템플릿 설계가 포함되어 있습니다.LEON/GRLIB 패키지에는 LEON2 디스트리뷰션과 비교하여 더 많은 코어가 포함되어 있습니다.또한 온칩 Advanced Microcontroller Bus Architecture(AMBA) 버스에 대한 플러그 앤 플레이(PnP) 확장도 포함되어 있습니다.GRLIB에서 사용할 수 있는 IP 코어는 다음과 같습니다.[9]

FPGA 설계 흐름

FPGA에 대한 LEON 설계 흐름 문서는 제조업체 및[10] 서드파티 리소스에서 [11]구할 수 있습니다.

용어.

LEON2/LEON2-FT라는 용어는 종종 LEON2 시스템 온칩 설계를 가리킵니다.이것은 LEON2 프로세서코어와 LEON2(-FT) 디스트리뷰션에서 사용할 수 있는 표준 주변기기 세트입니다.LEON 시리즈의 최신 프로세서는 광범위한 설계에 사용되므로 표준 주변기기 세트만큼 긴밀하게 결합되지 않습니다.LEON3 및 LEON4에서는 일반적으로 프로세서코어만을 지칭하는 반면 LEON/GRLIB는 시스템 온칩 설계 전체를 지칭하는 데 사용됩니다.

LEON2 프로세서코어

LEON2에는 다음 특성이 있습니다.

  • GNU LGPL은 자유롭게 사용할 수 있는 소스 코드에 대한 높은 수준의 개입을 허용합니다.
  • 구성성은 프로젝트의 [12]주요 기능으로 VHDL 제네릭을 사용하여 [13]구현됩니다.
  • 파이프라인 프로세서의 모든 기본 기능을 순서대로 제공합니다.
  • 적당한 크기의 VHDL 프로젝트(주변 IP 코어를 포함한 전체 LEON2 배포용 약 90개의 파일)

LEON2-FT 프로세서코어

LEON2-FT 프로세서는 LEON2 프로세서의 싱글이벤트 업라이트 폴트 톨러런스(FT) 버전입니다.플립 플랍은 트리플 모듈러 용장성으로 보호되며 내장 및 외장 메모리는 모두 EDAC 또는 패리티 비트로 보호됩니다.이 IP(유럽우주국에[8] 의해 배포됨)에는 특별한 면허 제한이 적용됩니다.이 프로세서는 2015년[14] ESA의 IXV(Intermediate eXperimental Vehicle)와 중국의 창어 4호 [15]달 착륙선에 사용되었다.

LEON3 프로세서코어

LEON3는 SPARC V8 아키텍처를 준수하는 32비트 프로세서의 합성 가능한 VHDL 모델입니다.이 모델은 구성이 용이하며 특히 시스템 온 어 칩(SoC) 설계에 적합합니다.풀 소스 코드는 GNU GPL 라이선스로 이용할 수 있으므로 라이선스 비용 없이 어떤 목적으로도 사용할 수 있습니다.LEON3는, 독자 사양의 라이센스로도 이용 가능하기 때문에, 독자 사양의 애플리케이션에서도 사용할 수 있습니다.

2개의 LEON2 프로세서 모델과 LEON3에는 몇 가지 차이가 있습니다.LEON3에는 SMP 지원 및7단계 파이프라인이 포함되어 있으며, LEON2에는 SMP를 지원하지 않으며 5단계 파이프라인이 있습니다.

LEON3FT 프로세서코어

더 레온3FT는 표준 LEON3 SPARC V8 프로세서의 내장해 버전입니다.가혹한 공간 환경에서 작동하도록 설계되었으며, 모든 온칩 RAM 메모리의 싱글 이벤트 업라이트(SEU) 오류를 검출하고 수정하는 기능이 포함되어 있습니다.더 레온3FT 프로세서는 표준 LEON3 프로세서의 대부분의 기능을 지원하며 다음 기능을 추가합니다.

  • 32비트 워드당 최대 4개의 오류를 수정하는 파일 SEU 오류 수정
  • 캐시 메모리 오류 수정 태그 또는 32비트 워드당 최대 4개의 오류 수정
  • Autonomous 및 Software 투과적 오류 처리
  • 오류 검출 또는 수정으로 인한 타이밍 영향 없음

표준 LEON3 프로세서의 다음 기능은 LEON3에서 지원되지 않습니다.FT

더 레온3FT core는 GRLIP IP 라이브러리의 특별한 FT 버전과 함께 배포됩니다.netlist 전달만 가능합니다.

LEON3FT-RTAX라고 불리는 FPGA 구현은 중요한 공간 애플리케이션을 [16]위해 제안됩니다.

LEON4 프로세서코어

2010년 1월에는 LEON 프로세서의 4번째 버전이 [7]출시되었습니다.이 릴리스에는 다음과 같은 신기능이 있습니다.

  • 정적 분기 예측이 파이프라인에 추가되었습니다.
  • 옵션 레벨 2 캐시
  • AMBA AHB 인터페이스로의 64비트 또는 128비트 패스
  • 퍼포먼스 향상 (제조원에서는 LEON3의 1.4 DMIPS/MHz가 아닌 1.7 DMIPS/MHz)
  • 라드가 [1]굳었다.

LEON5 프로세서코어

개발 중입니다.[17]

실시간 OS 지원

LEON 코어를 지원하는 실시간 운영체제는 현재 RTLinux, PikeOS, eCos, RTEMS, Nucleus, ThreadX, OpenCom입니다.RTOS, VxWorks(으레 항구에 의해 Gaisler 연구), LynxOS(또한 1번 포트에서 Gaisler 연구), POK[18](무료 ARINC653 구현은 BSD라이선스에 제공되)과 ORK+,[19]high-integrity 실시간 애플리케이션을 위한 Ravenscar 프로필, Embox[20] 할 수 있는 오픈 소스 구성 가능한 실시간 OS이 될 거에 정보 공개 실시간 커널노래를 부르리눅스 신규Linux 를 사용하지 않습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ a b "Quad-Core LEON4 Next-Generation Microprocessor Evaluation Board GR-CPCI-LEON4-N2X" (PDF). Aeroflex Gaisler AB.
  2. ^ "LEON4 Processor". Cobham Gaisler Plc. Retrieved 2021-01-12. Up to 150 MHz in FPGA and 1500 MHz on 32 nm ASIC
  3. ^ Clarke, Peter (2000-03-06). "European Space Agency launches free SPARC-like core". EE Times.
  4. ^ Clarke, Peter (2005-02-24). "Free SPARC processor developer goes "commercial"". EE Times.
  5. ^ Staunton, Declan. "Successful Use of an Open Source Processor in a Commercial ASIC". Design & Reuse.
  6. ^ Andersson, J.; Gaisler, J.; Weigand, R. (2010). Next Generation Multipurpose Microprocessor (PDF). DAta Systems In Aerospace 2010 (DASIA2010). Retrieved 2020-03-17.
  7. ^ a b "Aeroflex Gaisler announces the next generation LEON processor" (Press release). Aeroflex Gaisler. 2010-01-27.
  8. ^ a b "LEON2-FT". European Space Agency.
  9. ^ "GRLIB IP Library". Cobham Gaisler. Retrieved 2020-03-17.
  10. ^ "GRLIB IP Library User's Manual" (PDF). Cobham Gaisler. November 2019.
  11. ^ Buttelmann, Lutz. "How to setup LEON3 VHDL simulation with Modelsim" (PDF). Archived from the original (PDF) on 2016-03-04.
  12. ^ "System-On-Chip (SOC) Development". ESA Microelectronics.
  13. ^ "Leon3 processor". Gaisler Research. Archived from the original on 2007-06-28.
  14. ^ "LEON: the space chip that Europe built". SpaceDaily. 2013-01-10.
  15. ^ "Chang'e-4 lander". European Space Agency. Retrieved 2019-07-18.
  16. ^ "LEON3FT-RTAX Fault-tolerant Processor". Cobham Gaisler.
  17. ^ "LEON5". www.gaisler.com.
  18. ^ "POK, a real-time kernel for secure embedded systems".
  19. ^ "ORK+". STRAST group.
  20. ^ "Embox Real-time operating system".

외부 링크