Processeur softcore
Cet article est une ébauche concernant l’électronique.
Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.
Un processeur softcore est un processeur (CPU) implémenté sur un système reprogrammable comme un FPGA. On parle alors de « système sur puce programmable » (System on Programmable Chip ou SoPC).
Présentation
[modifier | modifier le code]Le mot softcore est une contraction des mots anglais software (« logiciel ») et core (« cœur d'exécution d'un microprocesseur »). En effet, un softcore est une implémentation de processeur disponible sous forme de description bas niveau, dans un langage de description matérielle comme le VHDL ou le Verilog, ou directement sous la forme de fichier de configuration pour éviter la diffusion des sources. Architecture très flexible par nature, on les utilise surtout dans des FPGA. Un softcore peut donc être reconfiguré pour s'adapter aux contraintes de chaque utilisation (périphériques, performances, ressources, consommation, fonctions, etc.).
Cela s'oppose aux « hard macros » disponibles sous forme de fichier très bas niveau, optimisé pour un seul processus de fabrication (par exemple le 0.18 µm de TSMC). Un tel hardcore (par exemple de la famille ARM) est habituellement standard et ne peut être modifié, mais il est vendu validé (sans bogue) et optimisé en taille et en vitesse (plus rapide et moins gros qu'un softcore).
Un processeur softcore est en contrepartie plus facile à maintenir et peut être porté vers un ASIC (Application Specific Integrated Circuit).
Liste de processeurs softcore
[modifier | modifier le code]Propriétaires
[modifier | modifier le code]Open Source
[modifier | modifier le code]- Mico8 (Lattice)
- Mico32 (Lattice)
- LEON (Gaisler Research)
- LowRISC (Université de Cambridge)
- OpenRISC (OpenCores.org)
Liste de clones (open-source)
[modifier | modifier le code]Les processeurs softcore suivants sont des clones (plus ou moins complets) de processeurs propriétaires :
- aeMB (OpenCores.org) (clone du MicroBlaze)
- OpenFire (clone du MicroBlaze)
- SecretBlaze (clone du MicroBlaze)
Tableau récapitulatif
[modifier | modifier le code]| Processeur | Developpeur | Open Source | Bus Supporté | Notes | Page Web |
|---|---|---|---|---|---|
| OpenSPARC T1 | Sun | 64-bit | OpenSPARC.net | ||
| MicroBlaze | Xilinx | OPB, FSL, LMB | « Xilinx MicroBlaze »(Archive.org • Wikiwix • Archive.is • Google • Que faire ?) | ||
| PicoBlaze | Xilinx | « Xilinx PicoBlaze »(Archive.org • Wikiwix • Archive.is • Google • Que faire ?) | |||
| NIOS, Nios II | Altera | Altera Nios II | |||
| Cortex-M1 | Arm | [1] | |||
| Mico32 | Lattice | LatticeMico32 | |||
| LEON 3 | ESA | AMBA | 25k portes, compatible SPARC V8 | Gaisler | |
| H2 CPU | Richard James Howe | 16-bit, Forth, VHDL | Forth CPU | ||
| LowRISC | Université de Cambridge | 64-bit, compatible RISC-V | lowrisc.org | ||
| OpenRISC | OpenCores | 32-bit; validé sur cible ASIC, Altera, Xilinx | OR1K | ||
| AEMB | Shawn Tan | Wishbone | Core écrit en verilog compatible avec le MicroBlaze EDK 3.2 | AEMB | |
| OpenFire | Virginia Tech CCM Lab | OPB, FSL | Compatibilité binaire avec le MicroBlaze | VT OpenFire | |
| SecretBlaze | LIRMM, Université de Montpellier 2 / CNRS | Wishbone | Compatible MicroBlaze, VHDL | SecretBlaze | |
| PacoBlaze | Pablo Bleyer | Compatible avec le processeur PicoBlaze | PacoBlaze | ||
| CQPIC | Sumio Morioka (Japon) | Compatible avec le processeur PIC16F84 (8-bit) | Embarquer un PIC 16F84 | ||
| ATMega8 | Dr. Juergen Sauermann (Allemagne) | Compatible avec le processeur Atmel ATMega8 (8-bit) | Embarquer un ATMega8 et CPU lecture |