Name	Name	Last commit message	Last commit date
Latest commit History 13 Commits
1 数字逻辑设计基础.md	1 数字逻辑设计基础.md
10.md	10.md
2.1 硬件描述语言简介.md	2.1 硬件描述语言简介.md
2.2 Verilog HDL程序的基本结构.md	2.2 Verilog HDL程序的基本结构.md
2.2.1 简单Verilog HDL程序实例.md	2.2.1 简单Verilog HDL程序实例.md
2.3 逻辑功能的仿真验证过程.md	2.3 逻辑功能的仿真验证过程.md
2.4 ModelSim仿真软件的使用 .md	2.4 ModelSim仿真软件的使用 .md
2.5 Verilog HDL功能仿真常用命令 .md	2.5 Verilog HDL功能仿真常用命令 .md
3.1 Verilog HDL基本语法规则.md	3.1 Verilog HDL基本语法规则.md
3.2 Verilog HDL门级建模.md	3.2 Verilog HDL门级建模.md
3.3 Verilog HDL数据流建模与运算符.md	3.3 Verilog HDL数据流建模与运算符.md
3.4 组合电路的行为级建模.md	3.4 组合电路的行为级建模.md
3.5 分层次的电路设计方法.md	3.5 分层次的电路设计方法.md
3.6 常用组合逻辑电路及其设计.md	3.6 常用组合逻辑电路及其设计.md
4 时序逻辑电路建模.md	4 时序逻辑电路建模.md
4.1 锁存器.md	4.1 锁存器.md
4.2 时序电路建模基础.md	4.2 时序电路建模基础.md
4.3 D触发器.md	4.3 D触发器.md
4.4 寄存器.md	4.4 寄存器.md
4.5 同步计数器.md	4.5 同步计数器.md
4.6 Verilog HDL函数与任务的使用.md	4.6 Verilog HDL函数与任务的使用.md
4.7 m序列码产生电路设计.md	4.7 m序列码产生电路设计.md
5.md	5.md
8.1234.md	8.1234.md
8.5 多功能数字钟设计.md	8.5 多功能数字钟设计.md
8.6 频率计的设计.md	8.6 频率计的设计.md
8.78.md	8.78.md
README.md	README.md
寄存器和移位寄存器.md	寄存器和移位寄存器.md

Name

Last commit message

Last commit date

13 Commits

1 数字逻辑设计基础.md

10.md

2.1 硬件描述语言简介.md

2.2 Verilog HDL程序的基本结构.md

2.2.1 简单Verilog HDL程序实例.md

2.3 逻辑功能的仿真验证过程.md

2.4 ModelSim仿真软件的使用 .md

2.5 Verilog HDL功能仿真常用命令 .md