These are VHDL codes for a signed 4bit multiplier using 4bit adders. Base on Baugh-Wooley Method.

This is a VHDL code for 4bit multiplier using 4bit full adder circuit structurally modelled.

Design Project for a 4-bit Micro-Processor for CS1050

Decodificador de pantalla de 7 segmentos Ánodo común en base a una entrada de 4bit escrito en VHDL.

A cycle-accurate VHDL model for COP400 devices

Decodificador de pantalla de 7 segmentos (inverso) con Catodo común en base a una entrada de 4bit escrito en VHDL.